Pour que nos lecteurs comprennent l’importance du changement d’AMD dans le contrôleur mémoire intégré de son Zen 4, nous devons clarifier un concept de base. L’accès à la RAM n’est pas continu, mais le signal est synchronisé dans un processus de périodes différentes au cours desquelles les signaux entre les deux composants, la mémoire et le processeur, sont synchronisés. Quelque chose que nous expliquons en détail dans un article sur la façon dont un processeur et sa RAM communiquent.
Ainsi, lorsque nous parlons de latence d’accès, nous ne parlons pas de vitesse de communication entendue comme la quantité de données transmises dans une unité de temps. C’est la bande passante et cela est donné de manière irréaliste, car il existe des fenêtres d’accès qui empêchent la communication d’être donnée 100% du temps. Le paradoxe de la DDR5 par rapport à la DDR4 est que bien qu’elle soit beaucoup plus rapide, elle a une latence plus élevée, mesurée en cycles. Cela signifie-t-il qu’il est plus lent ? Non, en raison du fait que la DDR5 transmet plus de données dans le même laps de temps que la DDR4, cependant, il existe un cas particulier
Le nouveau contrôleur mémoire DDR5 pour AMD Zen 4
AMD va abandonner l’utilisation de la mémoire DDR4 dans son Ryzen 7000 basé sur l’architecture Zen 4, cela signifie un nouveau contrôleur mémoire compatible avec la DDR5 qui devrait pouvoir atteindre une vitesse de transfert de 5,2 milliards de transferts par seconde. Pour d’autres mémoires plus rapides, le contrôleur utiliserait la méthode classique consistant à diviser sa vitesse d’horloge par deux, tant qu’il ne dépasse pas la limite de consommation électrique de cette partie du processeur et que le signal est synchronisé.
Sa plus grande nouveauté ? La possibilité de réduire la vitesse d’horloge de la mémoire et de l’IMC en échange de la réduction du temps de latence d’accès. Ceci, qui peut sembler contre-productif, est essentiel dans certains scénarios où la latence est plus importante que la bande passante. Ainsi, lorsqu’il s’agit de fonctionner avec la DDR5, Zen 4 partira de deux profils dynamiques différents. Un pour les applications sensibles à la latence et un pour celles nécessitant de la bande passante.
La clé est que plus vous avez de bande passante avec la mémoire, plus le nombre de requêtes adressées à la RAM est élevé, donc la réduction de la bande passante réduit également le nombre de requêtes à la RAM. Diminution de la charge de travail de l’IMC et par conséquent diminution de la latence.
Autres optimisations que nous attendons dans le Ryzen 7000
Nous nous attendons à ce qu’AMD ait mis en œuvre deux améliorations de performances clés dans le Ryzen 7000 dans sa prochaine génération de processeurs. Le premier d’entre eux est la diminution des cycles d’accès aux différents niveaux de cache, quelque chose dans lequel Intel a eu un large avantage dans les dernières générations de processeurs et l’un des points faibles à résoudre par Lisa Su .
L’augmentation de la latence de la DDR5 élargit encore plus la distance entre le processeur et la mémoire, il est donc possible que les futurs processeurs aient un nouveau niveau de cache ou adoptent le V-Cache, ce qui a quelque chose à voir avec plus de latence, mais il augmente le temps de hits dans le cache. Dans tous les cas, pour le Zen 4 avec V-Cache, il faudra encore attendre et nous sommes très clairs sur le fait qu’AMD mettra en œuvre la deuxième génération, avec une capacité bien supérieure.